輪對(duì)電機(jī)磨合試驗(yàn)臺(tái)控制系統(tǒng)的研究與設(shè)計(jì)
【文章頁(yè)數(shù)】:66 頁(yè)
【學(xué)位級(jí)別】:碩士
【部分圖文】:
圖2.6雙極性SPWM調(diào)制原理及輸出波形
輪對(duì)電機(jī)磨合試驗(yàn)臺(tái)控制系統(tǒng)的研究與設(shè)計(jì)-18-2.5.1雙極性SPWM控制由于本系統(tǒng)采用的是三相橋式PWM逆變電路,這種電路多采用雙極性SPWM控制方式,其調(diào)制原理如圖2.6所示。圖2.6雙極性SPWM調(diào)制原理及輸出波形采用雙極性SPWM控制時(shí),U、V和W三相公用一個(gè)雙極性三角波....
圖3.1電源電路圖
蘭州交通大學(xué)工程碩士學(xué)位論文-23-目前常見(jiàn)的FPGA電源方案主要有LDO(LowDropoutRegulator)穩(wěn)壓器、DC/DC芯片和電源模塊。低壓差線性穩(wěn)壓器為電流輸出要求不高的應(yīng)用場(chǎng)合提供了經(jīng)濟(jì)且簡(jiǎn)單供電方案;而基于DC/DC芯片的電源轉(zhuǎn)換效率較高,輸出電流更大,散熱較....
圖3.2時(shí)鐘和復(fù)位電路
輪對(duì)電機(jī)磨合試驗(yàn)臺(tái)控制系統(tǒng)的研究與設(shè)計(jì)-24-FPGA的時(shí)鐘和復(fù)位電路通常是需要走全局時(shí)鐘網(wǎng)絡(luò)的。FPGA需要配備標(biāo)準(zhǔn)有源晶振來(lái)提供系統(tǒng)時(shí)鐘,不能像MCU那樣使用無(wú)源晶振,一般采用7mm×5mm或5mm×3mm封裝的有源晶振作為時(shí)鐘源。FPGA工作所需要的各種各樣頻率的時(shí)鐘都是在....
圖3.3CycloneIVFPGA的EPCS與JTAG配置電路圖
蘭州交通大學(xué)工程碩士學(xué)位論文-27-GND.”,故可以配置MSEL1為2.5V,MSEL和MSEL2為GND,至此,EP4CE6E22C8N的JTAG與EPCS配置電路設(shè)計(jì)完成,具體電路圖如圖3.3所示。圖3.3CycloneIVFPGA的EPCS與JTAG配置電路圖對(duì)于Cycl....
本文編號(hào):3924128
本文鏈接:http://sikaile.net/kejilunwen/daoluqiaoliang/3924128.html