隨著大規(guī)模集成電路產(chǎn)業(yè)不斷向小型化發(fā)展的趨勢,SiO₂作為傳統(tǒng)的CMOS結(jié)構(gòu)的柵介質(zhì)已經(jīng)不能滿足目前的需求。尋找新型鐵電材料與硅基CMOS集成電路工藝良好的兼容性,使其對于集成鐵電學(xué)的發(fā)展具有重要意義。鉿基氧化物納米薄膜具備高的介電常數(shù)（K²5）、與CMOS集成工藝技術(shù)兼容、經(jīng)特殊工藝處理后具備鐵電性,使它成為新一代柵介質(zhì)的潛在材料。本文選取氧化鉿陶瓷靶和氧化釔陶瓷靶在TiN襯底上通過脈沖激光沉積法交替沉積制備HYO薄膜。主要研究了生長溫度、釔元素的摻雜濃度、摻雜方式對HYO薄膜鐵電特性的影響。實(shí)驗(yàn)中使用小角掠入式X射線衍射儀（GIXRD）、壓電力顯微鏡（PFM）、透射電子顯微鏡（TEM）對薄膜的晶體結(jié)構(gòu)、表面形貌、面間距、厚度、疇結(jié)構(gòu)進(jìn)行測量分析;利用X射線光電子能譜（XPS）分析薄膜中各元素的含量、比列及原子化合方式;使用鐵電測試分析儀對薄膜電容器結(jié)構(gòu)的極化曲線進(jìn)行測量,E4980A精密LCR測試儀對薄膜電容大小和介電損耗的測量。研究結(jié)果如下:通過脈沖激光沉積法研究了不同生長溫度（250℃、300℃、350℃）的HYO薄膜,隨著生長溫度的... 

【文章來源】：上海師范大學(xué)上海市

【文章頁數(shù)】：68 頁

【學(xué)位級別】：碩士

【部分圖文】：

微電子器件按照Moore定律發(fā)展示意圖

上海師范大學(xué)碩士學(xué)位論文第1章緒論3斷的縮小，硅片的使用面積不斷增加，以及加工精度的提高和制備工藝的改善，從而導(dǎo)致集成電路的核心器件——MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)器件的尺寸也越來越校自從1995年至今，集成電路特征尺寸已經(jīng)從微米級發(fā)展至納米級，每次新制程的引入都會對大規(guī)模集成電路的性能、功耗以及發(fā)展動態(tài)有著深遠(yuǎn)的影響[9,10]。圖1-2中展示的是現(xiàn)代處理器與美分硬幣的體積對比，圖1-3展示的則是單個(gè)金屬柵極三極管。圖1-2中左邊展示的為驍龍820處理器，該處理器是美國高通公司在2016年研發(fā)完成，并采用高K柵介質(zhì)與金屬柵極晶體管，利用14nm工藝制備得到的。中間是高通公司的驍龍835處理器，該處理器于2017年上市并采用10nm工藝制備得到。與驍龍820處理器相比，采用10nm制備工藝的驍龍835處理器的核心面積大約減小為原來的65%，功耗也降低為原來的75%左右。如圖1-3所示的晶體管，在驍龍835處理器中每平方毫米大約包含1億個(gè)這樣的晶體管。圖1-2現(xiàn)代處理器與美分硬幣體積對比圖（由左至右分別是驍龍820、驍龍835處理器）圖1-3單個(gè)高K金屬柵極三極管圖

上海師范大學(xué)碩士學(xué)位論文第1章緒論3斷的縮小，硅片的使用面積不斷增加，以及加工精度的提高和制備工藝的改善，從而導(dǎo)致集成電路的核心器件——MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)器件的尺寸也越來越校自從1995年至今，集成電路特征尺寸已經(jīng)從微米級發(fā)展至納米級，每次新制程的引入都會對大規(guī)模集成電路的性能、功耗以及發(fā)展動態(tài)有著深遠(yuǎn)的影響[9,10]。圖1-2中展示的是現(xiàn)代處理器與美分硬幣的體積對比，圖1-3展示的則是單個(gè)金屬柵極三極管。圖1-2中左邊展示的為驍龍820處理器，該處理器是美國高通公司在2016年研發(fā)完成，并采用高K柵介質(zhì)與金屬柵極晶體管，利用14nm工藝制備得到的。中間是高通公司的驍龍835處理器，該處理器于2017年上市并采用10nm工藝制備得到。與驍龍820處理器相比，采用10nm制備工藝的驍龍835處理器的核心面積大約減小為原來的65%，功耗也降低為原來的75%左右。如圖1-3所示的晶體管，在驍龍835處理器中每平方毫米大約包含1億個(gè)這樣的晶體管。圖1-2現(xiàn)代處理器與美分硬幣體積對比圖（由左至右分別是驍龍820、驍龍835處理器）圖1-3單個(gè)高K金屬柵極三極管圖

【參考文獻(xiàn)】：
期刊論文
[1]各大半導(dǎo)體巨頭制程工藝發(fā)展近況解讀[J]. Fison.  集成電路應(yīng)用. 2016(04)
[2]中國集成電路設(shè)計(jì)產(chǎn)業(yè)的發(fā)展趨勢[J]. 于宗光,黃偉.  半導(dǎo)體技術(shù). 2014(10)
[3]高k柵介質(zhì)材料的研究進(jìn)展[J]. 楊智超.  赤峰學(xué)院學(xué)報(bào)(自然科學(xué)版). 2008(04)



本文編號：3216108