MOS器件堆棧柵結(jié)構(gòu)設(shè)計(jì)、界面及電學(xué)性能優(yōu)化
發(fā)布時(shí)間：2020-12-25 11:48
隨著芯片的不斷微型化,集成度不斷提高,互補(bǔ)型金屬氧化物半導(dǎo)體場效應(yīng)晶體管（CMOSFET）器件已經(jīng)發(fā)展到納米級,其發(fā)展規(guī)律一直遵循著集成電路摩爾定律。傳統(tǒng)的柵介質(zhì)SiO2層厚度被不斷降低到原子級,量子隧穿效應(yīng)增強(qiáng),導(dǎo)致漏電流呈指數(shù)增加,器件已不能正常工作。采用新型高介電常數(shù)（high-k）材料替代傳統(tǒng)SiO2成為一種必然。High-k材料的引入可增加?xùn)沤橘|(zhì)薄膜的物理厚度,同時(shí)在保證電路性能不斷提升的前提下降低柵漏電流。眾多的high-k材料中,以HfO2為代表的鉿基高k柵電介質(zhì)材料因其較高的介電常數(shù)、較寬的帶隙、優(yōu)良的界面和電學(xué)特性,近幾十年來廣受關(guān)注,特別是稀土元素?fù)诫s的鉿基柵介質(zhì)（如HfLaOx,HfDyOx,HfGdOx,HfYbOx）更能彌補(bǔ)單一HfO2存在的一些缺陷,提高器件性能。然而鉿基柵介質(zhì)材料的引入導(dǎo)致載流子遷移率降低和低k界面層生成等問題,所以選用新型高遷移率半導(dǎo)體材料（如Ge和III-V族化合...
【文章來源】：安徽大學(xué)安徽省 211工程院校
【文章頁數(shù)】：94 頁
【學(xué)位級別】：碩士
【部分圖文】：
MOSFET器件尺寸等比例縮小示意圖
安徽大學(xué)碩士學(xué)位論文3層，使用high-k柵介質(zhì)材料來增加?xùn)沤橘|(zhì)層的物理厚度成為必然，這樣既可避免較大的泄漏電流，又能保持與硅襯底保持良好的接觸性。1.3高k柵介質(zhì)1.3.1等效氧化層厚度MOSFET是集成電路的核心元器件，圖1.2為n型MOSFET縱截面的示意圖，n型即為電子是多數(shù)載流子。其中柵介質(zhì)被包裹在金屬-氧化物-半導(dǎo)體（MOS）的疊層結(jié)構(gòu)中。圖1.2MOSFET結(jié)構(gòu)示意圖Fig.1.2SchematicdiagramofMOSFETstructure選用高介電常數(shù)（high-k）材料充當(dāng)柵介質(zhì)，當(dāng)其他條件都不變的情況下，我們討論相比于SiO2柵介質(zhì)，high-k柵介質(zhì)薄膜的物理厚度被增加。如圖1.3所示，柵介質(zhì)被包裹在金屬-氧化物-半導(dǎo)體的疊層結(jié)構(gòu)中，其結(jié)構(gòu)類似于平行板電容器。圖1.3MOS結(jié)構(gòu)示意圖Fig.1.3MOSstructurediagram
安徽大學(xué)碩士學(xué)位論文3層，使用high-k柵介質(zhì)材料來增加?xùn)沤橘|(zhì)層的物理厚度成為必然，這樣既可避免較大的泄漏電流，又能保持與硅襯底保持良好的接觸性。1.3高k柵介質(zhì)1.3.1等效氧化層厚度MOSFET是集成電路的核心元器件，圖1.2為n型MOSFET縱截面的示意圖，n型即為電子是多數(shù)載流子。其中柵介質(zhì)被包裹在金屬-氧化物-半導(dǎo)體（MOS）的疊層結(jié)構(gòu)中。圖1.2MOSFET結(jié)構(gòu)示意圖Fig.1.2SchematicdiagramofMOSFETstructure選用高介電常數(shù)（high-k）材料充當(dāng)柵介質(zhì)，當(dāng)其他條件都不變的情況下，我們討論相比于SiO2柵介質(zhì)，high-k柵介質(zhì)薄膜的物理厚度被增加。如圖1.3所示，柵介質(zhì)被包裹在金屬-氧化物-半導(dǎo)體的疊層結(jié)構(gòu)中，其結(jié)構(gòu)類似于平行板電容器。圖1.3MOS結(jié)構(gòu)示意圖Fig.1.3MOSstructurediagram
【參考文獻(xiàn)】：
期刊論文
[1]X射線衍射進(jìn)展簡介[J]. 解其云,吳小山. 物理. 2012(11)
[2]X射線衍射分析的實(shí)驗(yàn)方法及其應(yīng)用[J]. 胡林彥,張慶軍,沈毅. 河北理工學(xué)院學(xué)報(bào). 2004(03)
博士論文
[1]鉿基高K及更高K氧化物在Si及InP上的沉積和性能研究[D]. 楊萌萌.北京有色金屬研究總院 2013
碩士論文
[1]NMOS晶體管總劑量輻照效應(yīng)的電流模型研究[D]. 黃建國.電子科技大學(xué) 2015
[2]鉭摻雜鉿基高k柵介質(zhì)薄膜的離子束制備與表征[D]. 余濤.蘇州大學(xué) 2011
[3]固體支撐模擬生物膜的制備與表征[D]. 吳明.浙江大學(xué) 2010
[4]基于多孔硅襯底的納米薄膜材料的制備與表征[D]. 陳少強(qiáng).華東師范大學(xué) 2005
本文編號：2937589
【文章來源】：安徽大學(xué)安徽省 211工程院校
【文章頁數(shù)】：94 頁
【學(xué)位級別】：碩士
【部分圖文】：
MOSFET器件尺寸等比例縮小示意圖
安徽大學(xué)碩士學(xué)位論文3層，使用high-k柵介質(zhì)材料來增加?xùn)沤橘|(zhì)層的物理厚度成為必然，這樣既可避免較大的泄漏電流，又能保持與硅襯底保持良好的接觸性。1.3高k柵介質(zhì)1.3.1等效氧化層厚度MOSFET是集成電路的核心元器件，圖1.2為n型MOSFET縱截面的示意圖，n型即為電子是多數(shù)載流子。其中柵介質(zhì)被包裹在金屬-氧化物-半導(dǎo)體（MOS）的疊層結(jié)構(gòu)中。圖1.2MOSFET結(jié)構(gòu)示意圖Fig.1.2SchematicdiagramofMOSFETstructure選用高介電常數(shù)（high-k）材料充當(dāng)柵介質(zhì)，當(dāng)其他條件都不變的情況下，我們討論相比于SiO2柵介質(zhì)，high-k柵介質(zhì)薄膜的物理厚度被增加。如圖1.3所示，柵介質(zhì)被包裹在金屬-氧化物-半導(dǎo)體的疊層結(jié)構(gòu)中，其結(jié)構(gòu)類似于平行板電容器。圖1.3MOS結(jié)構(gòu)示意圖Fig.1.3MOSstructurediagram
安徽大學(xué)碩士學(xué)位論文3層，使用high-k柵介質(zhì)材料來增加?xùn)沤橘|(zhì)層的物理厚度成為必然，這樣既可避免較大的泄漏電流，又能保持與硅襯底保持良好的接觸性。1.3高k柵介質(zhì)1.3.1等效氧化層厚度MOSFET是集成電路的核心元器件，圖1.2為n型MOSFET縱截面的示意圖，n型即為電子是多數(shù)載流子。其中柵介質(zhì)被包裹在金屬-氧化物-半導(dǎo)體（MOS）的疊層結(jié)構(gòu)中。圖1.2MOSFET結(jié)構(gòu)示意圖Fig.1.2SchematicdiagramofMOSFETstructure選用高介電常數(shù)（high-k）材料充當(dāng)柵介質(zhì)，當(dāng)其他條件都不變的情況下，我們討論相比于SiO2柵介質(zhì)，high-k柵介質(zhì)薄膜的物理厚度被增加。如圖1.3所示，柵介質(zhì)被包裹在金屬-氧化物-半導(dǎo)體的疊層結(jié)構(gòu)中，其結(jié)構(gòu)類似于平行板電容器。圖1.3MOS結(jié)構(gòu)示意圖Fig.1.3MOSstructurediagram
【參考文獻(xiàn)】：
期刊論文
[1]X射線衍射進(jìn)展簡介[J]. 解其云,吳小山. 物理. 2012(11)
[2]X射線衍射分析的實(shí)驗(yàn)方法及其應(yīng)用[J]. 胡林彥,張慶軍,沈毅. 河北理工學(xué)院學(xué)報(bào). 2004(03)
博士論文
[1]鉿基高K及更高K氧化物在Si及InP上的沉積和性能研究[D]. 楊萌萌.北京有色金屬研究總院 2013
碩士論文
[1]NMOS晶體管總劑量輻照效應(yīng)的電流模型研究[D]. 黃建國.電子科技大學(xué) 2015
[2]鉭摻雜鉿基高k柵介質(zhì)薄膜的離子束制備與表征[D]. 余濤.蘇州大學(xué) 2011
[3]固體支撐模擬生物膜的制備與表征[D]. 吳明.浙江大學(xué) 2010
[4]基于多孔硅襯底的納米薄膜材料的制備與表征[D]. 陳少強(qiáng).華東師范大學(xué) 2005
本文編號：2937589
本文鏈接：http://sikaile.net/kejilunwen/cailiaohuaxuelunwen/2937589.html
最近更新
教材專著
