本文基于電子元器件的制造流程,深入結(jié)合后道封裝中的硅通孔（Through Silicon Via）技術(shù),選擇TSV的后通孔（Via-Last）中的深孔絕緣層沉積工藝,展開了詳細(xì)的討論。并基于化學(xué)氣相沉積制備二氧化硅（SiO2）薄膜的方式,選擇了等離子體增強(qiáng)化學(xué)氣相沉積（Plasma Enhanced Chemical Vapor Deposition）技術(shù),以輝光放電的沉積方式對(duì)等離子體的產(chǎn)生做了系統(tǒng)的介紹。最后結(jié)合SiO2薄膜的單變量試驗(yàn)（Single Variable Test）和結(jié)構(gòu)應(yīng)力試驗(yàn),系統(tǒng)性的分析了工藝參數(shù)對(duì)深孔絕緣層性能的影響。具體研究?jī)?nèi)容如下:（1）基于PECVD的沉積原理,對(duì)等離子體的產(chǎn)生及輝光放電的原理進(jìn)行了研究,并且針對(duì)實(shí)際生產(chǎn)中的大型PECVD設(shè)備,從設(shè)備構(gòu)造、設(shè)備使用和設(shè)備工藝三個(gè)方面進(jìn)行了詳細(xì)的介紹。（2）搜集SiO2薄膜的SVT數(shù)據(jù),通過改變腔室的極間距、高頻功率、低頻功率、腔室壓力、TEOS流量、氧氣流量、氦氣流量、整體氣體流量八個(gè)工藝參數(shù),研究了工藝參數(shù)對(duì)薄膜的沉積速率、均勻性、折射率、應(yīng)力四個(gè)性能的影響,并對(duì)影響趨勢(shì)進(jìn)一步分析研究。（3）進(jìn)行SiO... 

【文章來源】：西安科技大學(xué)陜西省

【文章頁數(shù)】：58 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

TSV結(jié)構(gòu)示意圖

西安科技大學(xué)非全日制工程碩士學(xué)位論文2ia-first)[4-6]、中通孔(Via-middle)[7-11]、后通孔(Via-last)[12-13]技術(shù)，各流程如圖1.2所示。從圖中可以看出，Via-first技術(shù)中，對(duì)其先刻蝕，后填充，完成前道工序(FEOL,FrontEndOfLine)之后，再進(jìn)行后道工序(BEOL,BackEndOfLine)；而Via-middle技術(shù)中，先進(jìn)行FEOL，刻蝕填充完后，再進(jìn)行BEOL；Via-last技術(shù)中，進(jìn)行完FEOL之后直接進(jìn)行BEOL，最后完成刻蝕和填充工藝。簡(jiǎn)要的可以看出，三種不同階段的通孔技術(shù)主要根據(jù)FEOL與BEOL的前后區(qū)分。圖1.2TSV先通孔、中通孔與后通孔工藝流程比較在現(xiàn)階段，F(xiàn)EOL之前很少進(jìn)行通孔填充，即Via-first孔技術(shù)應(yīng)用較少，因?yàn)閷?duì)于前道工序而言，電路制造與布置對(duì)于顆粒度與良率的要求極高，通孔技術(shù)在很大程度上對(duì)于產(chǎn)品的正常制造造成了不良的影響。相對(duì)而言，Via-middle技術(shù)和Via-last技術(shù)應(yīng)用較多，當(dāng)然根據(jù)集成電路產(chǎn)業(yè)的部署不同，應(yīng)用也有所差異。晶圓代工廠偏向于Via-middle技術(shù)，而后道封裝則偏向于Via-last技術(shù)。本文中，主要就是討論Via-last技術(shù)，即使二者有所區(qū)別，但通孔填充技術(shù)完全可以應(yīng)用于Via-middle技術(shù)中。1.1.2TSV技術(shù)的主要工藝流程除過TSV技術(shù)具有前通孔、中通孔、后通孔的區(qū)別之外，在后通孔技術(shù)中，根據(jù)不同的行業(yè)領(lǐng)域，所面向的產(chǎn)品種類也有所區(qū)別，目前其重點(diǎn)產(chǎn)品領(lǐng)域包括了圖像傳感器(CIS,CMOSImageSensor)的TSV封裝、微機(jī)械系統(tǒng)(MEMS,MicroElectro-MechanicalSystem)傳感器的TSV封裝和TSV硅轉(zhuǎn)接基板的集成，本文所討論的TSV技術(shù)，就是基于TSV硅轉(zhuǎn)接基板的集成產(chǎn)品，如圖1.3所示，為TSV轉(zhuǎn)接板工藝流程。

1緒論3如圖1.3所示，TSV硅轉(zhuǎn)接基板制作主要工藝流程如下[14]：進(jìn)行深孔制作→孔內(nèi)側(cè)壁及表面沉積絕緣層、種子層→孔內(nèi)全部填充金屬并對(duì)表面進(jìn)行化學(xué)機(jī)械拋光(CMP,ChemicalMechanicalPolish)→正表面進(jìn)行再布線(RDL)工藝→正面植球(Bumping)→使用玻璃對(duì)于正面的布線進(jìn)行臨時(shí)鍵合保護(hù)→背面進(jìn)行晶圓減薄，直到孔內(nèi)填充的金屬漏出→背面進(jìn)行再布線工藝→背面植球→正面進(jìn)行解鍵合工藝并切割。TSV硅轉(zhuǎn)接基板主要涉及到硅通孔TSV工藝、RDL再布線工藝和植球Bumping工藝，因此TSV工藝是基礎(chǔ)，也是核心，所以本論文只對(duì)Via-Last技術(shù)涉及的硅轉(zhuǎn)接基板中的TSV工藝進(jìn)行詳細(xì)的研究。圖1.3TSV轉(zhuǎn)接板工藝流程圖1.4TSV工藝流程盡管如此，整個(gè)TSV孔的制作流程依然繁瑣，較為復(fù)雜，結(jié)合本論文的研究?jī)?nèi)容，在這里不對(duì)每一步的工藝進(jìn)行贅述，只對(duì)TSV孔的制作與填充進(jìn)行簡(jiǎn)要的介紹，TSV工藝流程如圖1.4所示，整體觀察不難發(fā)現(xiàn)，TSV孔的制作就是TSV硅轉(zhuǎn)接基板的前三

【參考文獻(xiàn)】：
期刊論文
[1]半導(dǎo)體技術(shù)發(fā)展過程中的基本研究分析[J]. 旦增平措.  電子元器件與信息技術(shù). 2018(11)
[2]硅通孔形狀和填充材料對(duì)熱應(yīng)力的影響[J]. 魏麗,陸向?qū)?郭玉靜.  南京理工大學(xué)學(xué)報(bào). 2018(03)
[3]半導(dǎo)體技術(shù)發(fā)展過程中的基本研究分析[J]. 彭強(qiáng).  電子制作. 2018(Z2)
[4]泛半導(dǎo)體技術(shù)的發(fā)展[J]. 王峰瀛.  電子技術(shù)與軟件工程. 2018(01)
[5]射頻頻率對(duì)PECVD沉積氮化硅薄膜性能影響的研究[J]. 劉久澄,劉曉燕,任遠(yuǎn),劉寧煬,王君君,王巧,陳志濤.  材料研究與應(yīng)用. 2016(03)
[6]硅通孔間距與形狀對(duì)熱應(yīng)力的影響[J]. 王珍松,薛齊文.  硅谷. 2015(02)
[7]雙質(zhì)量硅微機(jī)械陀螺固有頻率溫度特性研究[J]. 鳳瑞,裘安萍,施芹,蘇巖.  南京理工大學(xué)學(xué)報(bào). 2013(01)
[8]PECVD SiO2薄膜內(nèi)應(yīng)力研究[J]. 孫俊峰,石霞.  半導(dǎo)體技術(shù). 2008(05)
[9]PECVD淀積SiO2的應(yīng)用[J]. 呂文龍,羅仲梓,何熙,張春權(quán).  功能材料與器件學(xué)報(bào). 2008(01)
[10]TiO2和SiO2薄膜應(yīng)力的產(chǎn)生機(jī)理及實(shí)驗(yàn)探索[J]. 顧培夫,鄭臻榮,趙永江,劉旭.  物理學(xué)報(bào). 2006(12)

碩士論文
[1]SiO2薄膜的PECVD生長(zhǎng)研究[D]. 馮興聯(lián).西安電子科技大學(xué) 2013



本文編號(hào)：2931000