本文關(guān)鍵詞：面向應(yīng)急衛(wèi)勤保障信息系統(tǒng)的網(wǎng)絡(luò)交換技術(shù)研究

  更多相關(guān)文章： 應(yīng)急衛(wèi)勤保障 網(wǎng)絡(luò)交換 緩存管理 通用驗(yàn)證方法學(xué) 斷言

【摘要】：應(yīng)急衛(wèi)勤保障信息系統(tǒng)的廣泛應(yīng)用大大提高了應(yīng)急救災(zāi)、戰(zhàn)場(chǎng)傷員傷情救治等信息的采集、處理、傳輸與利用效率。但這些信息仍受到網(wǎng)絡(luò)傳送效率的制約。因此,研究高效的網(wǎng)絡(luò)交換技術(shù),提高信息傳送的時(shí)效性,成為應(yīng)急衛(wèi)勤保障信息系統(tǒng)下一步研究的關(guān)鍵課題。對(duì)于應(yīng)急衛(wèi)勤保障信息系統(tǒng)而言,不僅需要找到合適的交換網(wǎng)絡(luò)結(jié)構(gòu),而且需要設(shè)計(jì)相應(yīng)的網(wǎng)絡(luò)交換芯片。日前,國(guó)家對(duì)于集成電路行業(yè)也給予了大力支持,以緩解芯片市場(chǎng)由國(guó)外壟斷的現(xiàn)狀。尤其是對(duì)軍用需求來說,自主知識(shí)產(chǎn)權(quán)的芯片對(duì)信息安全尤為重要。眾所周知,隨著專用集成電路的迅速發(fā)展,芯片設(shè)計(jì)愈加復(fù)雜,設(shè)計(jì)驗(yàn)證逐漸成為瓶頸。經(jīng)過多方努力,已經(jīng)發(fā)現(xiàn)了可以加快驗(yàn)證過程的解決辦法,這是一種帶有覆蓋率驅(qū)動(dòng)的功能驗(yàn)證技術(shù),并且結(jié)合了可重用方法學(xué),其可以將開支大幅減少。本文針對(duì)網(wǎng)絡(luò)交換芯片設(shè)計(jì)復(fù)雜、驗(yàn)證困難的問題,研究設(shè)計(jì)了網(wǎng)絡(luò)交換芯片中的緩存管理單元,同時(shí)在研究數(shù)字IC驗(yàn)證方法學(xué)的基礎(chǔ)上,將斷言驗(yàn)證應(yīng)用于該模塊的開發(fā)流程中,通過這種帶約束的隨機(jī)測(cè)試方法,驗(yàn)證芯片設(shè)計(jì)功能的正確性。這種驗(yàn)證方法大大節(jié)省了時(shí)間和人力,提高了仿真效率,保證了設(shè)計(jì)的正確性。首先,從資源使用和工作速率兩個(gè)方面考慮,尋找到一種較優(yōu)的緩存分配釋放算法,并使用Verilog HDL描述緩存管理單元的硬件實(shí)現(xiàn)；其次,為緩存管理單元搭建了基于通用驗(yàn)證方法學(xué)思想的硬件仿真驗(yàn)證平臺(tái),使用System Verilog語(yǔ)言實(shí)現(xiàn)；最后,為緩存管理單元建立FPGA測(cè)試平臺(tái),在Altera的Stratix Ⅳ系列開發(fā)板上實(shí)現(xiàn)軟硬件聯(lián)合測(cè)試和驗(yàn)證。實(shí)驗(yàn)表明,本文所使用的緩存分配釋放算法可以對(duì)緩存空間進(jìn)行有效地分配與回收。驗(yàn)證過程中所采用的基于斷言的驗(yàn)證技術(shù),可以很好地描述和控制時(shí)序關(guān)系。當(dāng)斷言失敗時(shí),仿真系統(tǒng)會(huì)根據(jù)失敗斷言的嚴(yán)重程度來決定是打印一條錯(cuò)誤提示信息還是退出仿真過程,便于定位出錯(cuò)的位置。而基于通用驗(yàn)證方法學(xué)的驗(yàn)證平臺(tái),大幅提高了仿真效率,達(dá)到了較高的覆蓋率,保證了芯片設(shè)計(jì)功能的正確性。本文所完成的設(shè)計(jì)以及所采用的驗(yàn)證技術(shù)仍有可提高之處,后續(xù)將進(jìn)一步致力于高效的緩存管理算法及驗(yàn)證平臺(tái)的可重用性研究工作。
【關(guān)鍵詞】：應(yīng)急衛(wèi)勤保障 網(wǎng)絡(luò)交換 緩存管理 通用驗(yàn)證方法學(xué) 斷言
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TP393.02
【目錄】：

• 摘要5-6
• ABSTRACT6-11
• 縮略語(yǔ)對(duì)照表11-14
• 第一章 緒論14-20
• 1.1 選題來源和意義14-15
• 1.1.1 課題來源14
• 1.1.2 課題研究意義14-15
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀15-18
• 1.2.1 網(wǎng)絡(luò)交換結(jié)構(gòu)的研究15-16
• 1.2.2 ASIC驗(yàn)證技術(shù)的研究16-18
• 1.3 論文的主要工作18-19
• 1.4 論文的結(jié)構(gòu)19-20
• 第二章 交換芯片中的緩存管理研究與實(shí)現(xiàn)20-28
• 2.1 交換芯片概述20
• 2.2 BMU算法描述20-23
• 2.2.1 地址單元管理算法20-22
• 2.2.2 多播計(jì)數(shù)管理算法22-23
• 2.3 BMU的設(shè)計(jì)與實(shí)現(xiàn)23-26
• 2.3.1 BMU概述23-24
• 2.3.2 多播計(jì)數(shù)管理單元24
• 2.3.3 數(shù)據(jù)緩存單元24-25
• 2.3.4 空地址鏈表單元25
• 2.3.5 頭地址緩存單元25-26
• 2.3.6 預(yù)分配處理單元26
• 2.4 本章小結(jié)26-28
• 第三章 緩存管理單元驗(yàn)證28-60
• 3.1 驗(yàn)證平臺(tái)簡(jiǎn)介28-31
• 3.1.1 選用UVM的意義29-30
• 3.1.2 覆蓋率驅(qū)動(dòng)的驗(yàn)證30-31
• 3.2 BMU的UVM驗(yàn)證環(huán)境31-51
• 3.2.1 BMU驗(yàn)證功能點(diǎn)31-33
• 3.2.2 BMU的總體驗(yàn)證架構(gòu)33
• 3.2.3 BMU的Interface UVC33-44
• 3.2.4 BMU的Module UVC44-51
• 3.3 基于斷言的驗(yàn)證51-53
• 3.3.1 斷言的概念及分類51
• 3.3.2 BMU協(xié)議檢驗(yàn)51-53
• 3.4 驗(yàn)證結(jié)果與覆蓋率分析53-57
• 3.4.1 驗(yàn)證結(jié)果53-55
• 3.4.2 斷言覆蓋率分析55-56
• 3.4.3 代碼覆蓋率分析56-57
• 3.4.4 功能覆蓋率分析57
• 3.5 形式化驗(yàn)證57-58
• 3.5.1 基本概念57-58
• 3.5.2 等價(jià)性檢查在BMU中的應(yīng)用58
• 3.6 本章小結(jié)58-60
• 第四章 網(wǎng)絡(luò)交換芯片的FPGA測(cè)試平臺(tái)60-74
• 4.1 FPGA測(cè)試平臺(tái)整體結(jié)構(gòu)60
• 4.2 流量產(chǎn)生器60-67
• 4.2.1 TG概述60-62
• 4.2.2 TG接口時(shí)序關(guān)系62-64
• 4.2.3 TG子模塊描述64-67
• 4.3 流量分析器67-69
• 4.3.1 TA概述67-68
• 4.3.2 TA接口時(shí)序關(guān)系68-69
• 4.4 基于FPGA的交換芯片測(cè)試系統(tǒng)69-73
• 4.4.1 交換芯片測(cè)試系統(tǒng)70-71
• 4.4.2 軟件設(shè)計(jì)71-72
• 4.4.3 測(cè)試結(jié)果72-73
• 4.5 本章小結(jié)73-74
• 第五章 結(jié)論和展望74-76
• 5.1 研究結(jié)論74
• 5.2 研究展望74-76
• 參考文獻(xiàn)76-78
• 致謝78-80
• 作者簡(jiǎn)介80

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前1條

1 華勝華;劉偉平;;PERL在IC設(shè)計(jì)中的應(yīng)用[J];中國(guó)集成電路;2004年05期

，

本文編號(hào)：846538