隨著目前網(wǎng)絡帶寬越來越高，人們對高速網(wǎng)絡的內(nèi)容審計分析需求日益強烈。傳統(tǒng)的流量采集和協(xié)議還原系統(tǒng)大都建立在X86體系結構的計算機系統(tǒng)之上，因而會受到CPU計算能力和硬件I/O讀寫速度等多個方面因素的制約。研究高性能的網(wǎng)絡協(xié)議還原系統(tǒng)來滿足高速網(wǎng)絡環(huán)境的使用需求是當今研究所面臨的迫切問題。 本文著眼于眾核處理器在高速網(wǎng)絡協(xié)議還原中的應用研究，設計并實現(xiàn)了一套基于眾核計算平臺的網(wǎng)頁還原系統(tǒng)，在數(shù)據(jù)包捕獲、IP分片重組、TCP流重組的基礎上，實現(xiàn)對HTTP協(xié)議還原，最終將多種格式的網(wǎng)頁文件進行還原保存。系統(tǒng)借助TILEPro64眾核處理器芯片來提升系統(tǒng)的數(shù)據(jù)處理能力，同時根據(jù)眾核處理器的高并發(fā)特點對傳統(tǒng)的協(xié)議還原方案進行并行任務分解。此外，文章還提出了一種眾核分配模型，將眾核分配方案的求解轉換為對約束不等式組的求解，通過對網(wǎng)頁還原系統(tǒng)的各環(huán)節(jié)性能進行測試，為系統(tǒng)選擇最佳的核分配方案，充分利用眾核處理器的計算資源。 本文最后通過搭建模擬的高速網(wǎng)絡環(huán)境測試環(huán)境，對基于眾核平臺的網(wǎng)頁還原系統(tǒng)進行了功能和性能的測試。測試結果表明，系統(tǒng)能夠在2Gbps以內(nèi)的高速網(wǎng)絡環(huán)境下正確地進行web網(wǎng)頁的還原工作...

【文章頁數(shù)】：63 頁

【學位級別】：碩士

【文章目錄】：
摘要
Abstract
縮略語
1 緒論
    1.1 課題背景和意義
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 本文內(nèi)容及組織結構
2 相關技術背景
    2.1 協(xié)議還原技術
    2.2 TILERA眾核處理器
    2.3 本章小結
3 眾核網(wǎng)頁還原系統(tǒng)的設計
    3.1 系統(tǒng)架構設計
    3.2 眾核分配方案
    3.3 本章小結
4 眾核網(wǎng)頁還原系統(tǒng)的實現(xiàn)
    4.1 系統(tǒng)總體實現(xiàn)
    4.2 重要模塊實現(xiàn)
    4.3 本章小結
5 系統(tǒng)測試分析
    5.1 系統(tǒng)測試環(huán)境
    5.2 系統(tǒng)功能測試
    5.3 系統(tǒng)性能測試
    5.4 本章小結
6 總結與展望
    6.1 總結
    6.2 展望
致謝
參考文獻



本文編號：3936808