時(shí)間敏感網(wǎng)絡(luò)(TSN)是IEEE提出的具有實(shí)時(shí)性和確定性的以太網(wǎng)新技術(shù)。隨著應(yīng)用的不斷推廣和性能要求的不斷提高,TSN網(wǎng)絡(luò)對(duì)時(shí)鐘同步精度的要求也在不斷提高。只有網(wǎng)絡(luò)節(jié)點(diǎn)之間同步精度越高,TSN網(wǎng)絡(luò)中基于時(shí)間門(mén)控的調(diào)度協(xié)議執(zhí)行的準(zhǔn)確度才會(huì)越高,TSN網(wǎng)絡(luò)的整體性能才會(huì)越好。為了進(jìn)一步提高TSN網(wǎng)絡(luò)節(jié)點(diǎn)之間的時(shí)鐘對(duì)時(shí)精度,進(jìn)而滿(mǎn)足TSN網(wǎng)絡(luò)中時(shí)間門(mén)控精度的要求,本文著重研究了IEEE 802.1AS協(xié)議,并在實(shí)驗(yàn)室開(kāi)發(fā)的原型TSN網(wǎng)絡(luò)系統(tǒng)的基礎(chǔ)上,從降低CPU運(yùn)行負(fù)載以提高同步系統(tǒng)同步穩(wěn)定性和降低報(bào)文傳輸時(shí)延以提高時(shí)間同步精度這兩個(gè)關(guān)鍵點(diǎn)入手,對(duì)同步系統(tǒng)架構(gòu)進(jìn)行重整,在軟件和硬件兩方面都提出了改進(jìn)措施,從而可以在原平臺(tái)的軟硬件架構(gòu)基礎(chǔ)上實(shí)現(xiàn)了系統(tǒng)同步性能提升。主要內(nèi)容分為如下兩方面:(1)通過(guò)嵌入式協(xié)處理器分擔(dān)主控CPU計(jì)算負(fù)載,提高同步系統(tǒng)計(jì)算相應(yīng)能力。TSN網(wǎng)絡(luò)的控制層面不僅僅運(yùn)行著802.1AS協(xié)議進(jìn)程(改進(jìn)的gPTP),還有MRP、MVRP和MSRP等協(xié)議進(jìn)程、設(shè)備功能配置和性能監(jiān)測(cè)程序、以及802.1Qbv協(xié)議的配置和控制界面程序等。當(dāng)這些程序同時(shí)運(yùn)行時(shí),CPU承受的負(fù)載較重。由...

【文章頁(yè)數(shù)】：96 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號(hào)對(duì)照表
縮略語(yǔ)對(duì)照表
第一章 緒論
    1.1 研究的背景及意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
        1.2.1 時(shí)鐘技術(shù)發(fā)展歷程
        1.2.2 同步技術(shù)發(fā)展現(xiàn)狀
    1.3 論文主要研究工作及結(jié)構(gòu)安排
第二章 TSN同步系統(tǒng)原理基礎(chǔ)
    2.1 802.1 AS協(xié)議特點(diǎn)
        2.1.1 g PTP介紹
        2.1.2 g PTP工作過(guò)程
        2.1.3 最佳主時(shí)鐘算法BMCA
    2.2 影響時(shí)間同步精度與可靠性的關(guān)鍵因素分析
        2.2.1 節(jié)點(diǎn)的本地時(shí)鐘質(zhì)量
        2.2.2 CPU任務(wù)調(diào)度
        2.2.3 報(bào)文傳輸時(shí)延
        2.2.4 時(shí)戳質(zhì)量
    2.3 同步系統(tǒng)工作平臺(tái)分析
        2.3.1 Xilkernel的主要特征
        2.3.2 Xilkernel的進(jìn)程調(diào)度
        2.3.3 Xilkernel中的POSIX接口
    2.4 本章小結(jié)
第三章 TSN時(shí)間同步系統(tǒng)的設(shè)計(jì)與改良
    3.1 TSN時(shí)間同步系統(tǒng)框架
        3.1.1 TSN開(kāi)發(fā)板
        3.1.2 PCIE架構(gòu)
        3.1.3 MDIO接口應(yīng)用
        3.1.4 PHY芯片和鎖相環(huán)芯片
    3.2 基于MicroBlaze的同步系統(tǒng)的設(shè)計(jì)與分析
        3.2.1 時(shí)鐘同步精度誤差與可靠性分析
        3.2.2 基于MicroBlaze的改進(jìn)系統(tǒng)設(shè)計(jì)
    3.3 TSN系統(tǒng)中數(shù)據(jù)包傳輸時(shí)延的優(yōu)化設(shè)計(jì)
        3.3.1 TSN原型系統(tǒng)時(shí)延分析
        3.3.2 系統(tǒng)中對(duì)LwIP的應(yīng)用
        3.3.3 RAW API應(yīng)用和報(bào)文時(shí)延優(yōu)化
    3.4 本章小結(jié)
第四章 TSN系統(tǒng)同步結(jié)果測(cè)試與分析
    4.1 實(shí)驗(yàn)場(chǎng)景介紹
    4.2 基于MicroBlaze的同步系統(tǒng)結(jié)果對(duì)比
    4.3 報(bào)文傳輸時(shí)延優(yōu)化后的同步效果對(duì)比
    4.4 本章小結(jié)
第五章 總結(jié)與展望
參考文獻(xiàn)
致謝
作者簡(jiǎn)介



本文編號(hào)：3803971