TSN網(wǎng)絡中時間同步精度提升與可靠性研究
發(fā)布時間:2023-04-28 14:28
時間敏感網(wǎng)絡(TSN)是IEEE提出的具有實時性和確定性的以太網(wǎng)新技術(shù)。隨著應用的不斷推廣和性能要求的不斷提高,TSN網(wǎng)絡對時鐘同步精度的要求也在不斷提高。只有網(wǎng)絡節(jié)點之間同步精度越高,TSN網(wǎng)絡中基于時間門控的調(diào)度協(xié)議執(zhí)行的準確度才會越高,TSN網(wǎng)絡的整體性能才會越好。為了進一步提高TSN網(wǎng)絡節(jié)點之間的時鐘對時精度,進而滿足TSN網(wǎng)絡中時間門控精度的要求,本文著重研究了IEEE 802.1AS協(xié)議,并在實驗室開發(fā)的原型TSN網(wǎng)絡系統(tǒng)的基礎上,從降低CPU運行負載以提高同步系統(tǒng)同步穩(wěn)定性和降低報文傳輸時延以提高時間同步精度這兩個關(guān)鍵點入手,對同步系統(tǒng)架構(gòu)進行重整,在軟件和硬件兩方面都提出了改進措施,從而可以在原平臺的軟硬件架構(gòu)基礎上實現(xiàn)了系統(tǒng)同步性能提升。主要內(nèi)容分為如下兩方面:(1)通過嵌入式協(xié)處理器分擔主控CPU計算負載,提高同步系統(tǒng)計算相應能力。TSN網(wǎng)絡的控制層面不僅僅運行著802.1AS協(xié)議進程(改進的gPTP),還有MRP、MVRP和MSRP等協(xié)議進程、設備功能配置和性能監(jiān)測程序、以及802.1Qbv協(xié)議的配置和控制界面程序等。當這些程序同時運行時,CPU承受的負載較重。由...
【文章頁數(shù)】:96 頁
【學位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
1.1 研究的背景及意義
1.2 國內(nèi)外研究現(xiàn)狀
1.2.1 時鐘技術(shù)發(fā)展歷程
1.2.2 同步技術(shù)發(fā)展現(xiàn)狀
1.3 論文主要研究工作及結(jié)構(gòu)安排
第二章 TSN同步系統(tǒng)原理基礎
2.1 802.1 AS協(xié)議特點
2.1.1 g PTP介紹
2.1.2 g PTP工作過程
2.1.3 最佳主時鐘算法BMCA
2.2 影響時間同步精度與可靠性的關(guān)鍵因素分析
2.2.1 節(jié)點的本地時鐘質(zhì)量
2.2.2 CPU任務調(diào)度
2.2.3 報文傳輸時延
2.2.4 時戳質(zhì)量
2.3 同步系統(tǒng)工作平臺分析
2.3.1 Xilkernel的主要特征
2.3.2 Xilkernel的進程調(diào)度
2.3.3 Xilkernel中的POSIX接口
2.4 本章小結(jié)
第三章 TSN時間同步系統(tǒng)的設計與改良
3.1 TSN時間同步系統(tǒng)框架
3.1.1 TSN開發(fā)板
3.1.2 PCIE架構(gòu)
3.1.3 MDIO接口應用
3.1.4 PHY芯片和鎖相環(huán)芯片
3.2 基于MicroBlaze的同步系統(tǒng)的設計與分析
3.2.1 時鐘同步精度誤差與可靠性分析
3.2.2 基于MicroBlaze的改進系統(tǒng)設計
3.3 TSN系統(tǒng)中數(shù)據(jù)包傳輸時延的優(yōu)化設計
3.3.1 TSN原型系統(tǒng)時延分析
3.3.2 系統(tǒng)中對LwIP的應用
3.3.3 RAW API應用和報文時延優(yōu)化
3.4 本章小結(jié)
第四章 TSN系統(tǒng)同步結(jié)果測試與分析
4.1 實驗場景介紹
4.2 基于MicroBlaze的同步系統(tǒng)結(jié)果對比
4.3 報文傳輸時延優(yōu)化后的同步效果對比
4.4 本章小結(jié)
第五章 總結(jié)與展望
參考文獻
致謝
作者簡介
本文編號:3803971
【文章頁數(shù)】:96 頁
【學位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
1.1 研究的背景及意義
1.2 國內(nèi)外研究現(xiàn)狀
1.2.1 時鐘技術(shù)發(fā)展歷程
1.2.2 同步技術(shù)發(fā)展現(xiàn)狀
1.3 論文主要研究工作及結(jié)構(gòu)安排
第二章 TSN同步系統(tǒng)原理基礎
2.1 802.1 AS協(xié)議特點
2.1.1 g PTP介紹
2.1.2 g PTP工作過程
2.1.3 最佳主時鐘算法BMCA
2.2 影響時間同步精度與可靠性的關(guān)鍵因素分析
2.2.1 節(jié)點的本地時鐘質(zhì)量
2.2.2 CPU任務調(diào)度
2.2.3 報文傳輸時延
2.2.4 時戳質(zhì)量
2.3 同步系統(tǒng)工作平臺分析
2.3.1 Xilkernel的主要特征
2.3.2 Xilkernel的進程調(diào)度
2.3.3 Xilkernel中的POSIX接口
2.4 本章小結(jié)
第三章 TSN時間同步系統(tǒng)的設計與改良
3.1 TSN時間同步系統(tǒng)框架
3.1.1 TSN開發(fā)板
3.1.2 PCIE架構(gòu)
3.1.3 MDIO接口應用
3.1.4 PHY芯片和鎖相環(huán)芯片
3.2 基于MicroBlaze的同步系統(tǒng)的設計與分析
3.2.1 時鐘同步精度誤差與可靠性分析
3.2.2 基于MicroBlaze的改進系統(tǒng)設計
3.3 TSN系統(tǒng)中數(shù)據(jù)包傳輸時延的優(yōu)化設計
3.3.1 TSN原型系統(tǒng)時延分析
3.3.2 系統(tǒng)中對LwIP的應用
3.3.3 RAW API應用和報文時延優(yōu)化
3.4 本章小結(jié)
第四章 TSN系統(tǒng)同步結(jié)果測試與分析
4.1 實驗場景介紹
4.2 基于MicroBlaze的同步系統(tǒng)結(jié)果對比
4.3 報文傳輸時延優(yōu)化后的同步效果對比
4.4 本章小結(jié)
第五章 總結(jié)與展望
參考文獻
致謝
作者簡介
本文編號:3803971
本文鏈接:http://sikaile.net/guanlilunwen/ydhl/3803971.html
最近更新
教材專著