目前，為滿(mǎn)足社會(huì)各方面的需求，計(jì)算機(jī)網(wǎng)絡(luò)得到了大規(guī)模地應(yīng)用，網(wǎng)絡(luò)技術(shù)高速發(fā)展。當(dāng)人們對(duì)網(wǎng)絡(luò)資源的需求大于網(wǎng)絡(luò)的負(fù)載能力時(shí)，就會(huì)出現(xiàn)網(wǎng)絡(luò)擁塞現(xiàn)象，從而致使網(wǎng)絡(luò)中數(shù)據(jù)包（分組）大量丟失及網(wǎng)絡(luò)性能降低。因此，網(wǎng)絡(luò)擁塞控制成為人們研究的一個(gè)熱點(diǎn)。主動(dòng)隊(duì)列管理（Active Queue Management，AQM）算法是在路由節(jié)點(diǎn)進(jìn)行網(wǎng)絡(luò)擁塞控制的一種重要算法。在計(jì)算機(jī)網(wǎng)絡(luò)領(lǐng)域，人們提出了許多AQM算法，并取得了一定的擁塞控制效果，例如RED算法和BLUE算法�？刂评碚擃I(lǐng)域的許多算法被引入到AQM算法領(lǐng)域，這些算法有著更好的控制效果。但是這些算法的運(yùn)算量大，占用較多的路由器硬件資源，影響算法的運(yùn)行速度，路由器更新維護(hù)路由表及存儲(chǔ)轉(zhuǎn)發(fā)數(shù)據(jù)包的功能，從而無(wú)法適應(yīng)當(dāng)今規(guī)模龐大，結(jié)構(gòu)復(fù)雜的計(jì)算機(jī)網(wǎng)絡(luò)。FPGA運(yùn)算速度快，硬件資源豐富，為了節(jié)省路由器的硬件資源，提高路由器的性能，提出了在路由器外部的FPGA硬件中實(shí)現(xiàn)這些AQM算法，然后通過(guò)FPGA和路由器的數(shù)據(jù)交互來(lái)實(shí)現(xiàn)網(wǎng)絡(luò)擁塞控制。PIDAQM算法作為控制理論領(lǐng)域算法被引入到AQM算法領(lǐng)域的實(shí)例，以瞬時(shí)隊(duì)列長(zhǎng)度為變量計(jì)算丟棄概率來(lái)丟棄分組，從而達(dá)到網(wǎng)... 

【文章來(lái)源】：吉林大學(xué)吉林省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：64 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

PID控制系統(tǒng)原理圖

大規(guī)模的應(yīng)用。以往的數(shù)字集成電路芯片功能單一，而且隨著電子系統(tǒng)的復(fù)雜程幅度增大，數(shù)字集成電路的規(guī)模呈現(xiàn)出幾何式的增長(zhǎng)，因此電路的穩(wěn)定性會(huì)受到影響。此外，電子產(chǎn)品更新速度快，因此數(shù)字電路設(shè)計(jì)周期需要盡可能地縮短以生產(chǎn)商的市場(chǎng)需求，為此出現(xiàn)了現(xiàn)場(chǎng)可編輯邏輯器件，而 FPGA（Field ProgrammaateArray）現(xiàn)場(chǎng)可編程門(mén)陣列就是這種器件中最熱門(mén)的一種。FPGA 相對(duì)于 ASIC（專(zhuān)用集成電路）而言，開(kāi)發(fā)人員能夠像在畫(huà)紙上繪畫(huà)一樣用 HDL（硬件描述語(yǔ)言），或是電路符號(hào)文件來(lái)完成一個(gè)數(shù)字電路的設(shè)計(jì)[29]。通關(guān)開(kāi)發(fā)平臺(tái)上的功能仿真，開(kāi)發(fā)人員還能夠事先考察設(shè)計(jì)是否能實(shí)現(xiàn)所要求的。在 PCB 最終形成后，開(kāi)發(fā)人員還能夠借助 FPGA 具有的反復(fù)修改特性，方便改電路設(shè)計(jì)而不需要變動(dòng)電路結(jié)構(gòu)。因此利用 FPGA 進(jìn)行數(shù)字電路系統(tǒng)開(kāi)發(fā)可以地縮短開(kāi)發(fā)周期，降低設(shè)計(jì)成本，成為數(shù)字電路系統(tǒng)開(kāi)發(fā)的熱點(diǎn)。.5.2 FPGA芯片結(jié)構(gòu)FPGA 采用了邏輯單元陣列 LCA（Logic Cell Array）[30]。FPGA 芯片結(jié)構(gòu)如圖 示。FPGA 芯片結(jié)構(gòu)主要由以下四部分構(gòu)成：

把整個(gè)工程分成若干個(gè)基本模塊，然后再把每個(gè)基本模塊劃分為下一層基本模塊，一直這樣做下去。（2）設(shè)計(jì)輸入。設(shè)計(jì)輸入是將所設(shè)計(jì)的系統(tǒng)或電路以集成開(kāi)發(fā)環(huán)境所要求的形式準(zhǔn)確地表達(dá)出來(lái)的過(guò)程。通常情況下有編寫(xiě)硬件描述語(yǔ)言（HDL）代碼和電路符號(hào)文件兩種方法。利用電路圖形符號(hào)文件輸入方式是一種直接的描述方式，可以利用集成開(kāi)發(fā)環(huán)境自帶的 LPM 宏模塊，或者先編寫(xiě)電路模塊的硬件描述語(yǔ)言代碼，然后編譯生成相關(guān)的電路符號(hào)文件，最后利用導(dǎo)線將各個(gè)符號(hào)文件連接在一起形成最終的數(shù)字電路。這種方式最大的優(yōu)點(diǎn)是直接形象地描述整個(gè)數(shù)字電路系統(tǒng)，可以單獨(dú)地修改其中的某一個(gè)子電路文件，方便電路的調(diào)試。在工程開(kāi)發(fā)中大規(guī)模地采用硬件描述語(yǔ)言輸入法，利用語(yǔ)言代碼設(shè)計(jì)，這種方式靈活，可以用軟件編程的思路來(lái)考慮硬件的電路開(kāi)發(fā)。其主流語(yǔ)言是 Verilog HDL[32]和 VHDL[33]，亞太地區(qū)主要采用 Verilog HDL語(yǔ)言，歐洲地區(qū)主要采用 VHDL 語(yǔ)言。硬件描述語(yǔ)言的特點(diǎn)是語(yǔ)言描述獨(dú)立于具體的 FPGA 芯片，便于自頂向下設(shè)計(jì)，代碼移植性好，適合邏輯功能的描述，而且有很高的輸入效率。實(shí)際工程設(shè)計(jì)中，一般都是硬件描述語(yǔ)言和電路圖形符號(hào)文件聯(lián)合應(yīng)用，從而使得兩者的優(yōu)點(diǎn)都能得到發(fā)揮。

【參考文獻(xiàn)】：
期刊論文
[1]主動(dòng)隊(duì)列管理算法的現(xiàn)場(chǎng)可編程門(mén)陣列硬件實(shí)現(xiàn)方案[J]. 楊曉萍,鄭楠,陳虹,王亞軍.  吉林大學(xué)學(xué)報(bào)(工學(xué)版). 2013(02)
[2]基于神經(jīng)模型預(yù)測(cè)控制的主動(dòng)隊(duì)列管理算法[J]. 余義斌,曹長(zhǎng)修,李昌兵.  控制與決策. 2006(09)
[3]采用FPGA的BLUE網(wǎng)關(guān)的實(shí)現(xiàn)[J]. 黃翌,徐佩霞.  電子技術(shù). 2005(04)
[4]基于路由器的RED和Droptail算法比較[J]. 楊曉萍,陳虹,翟雙.  吉林大學(xué)學(xué)報(bào)(信息科學(xué)版). 2005(01)

博士論文
[1]基于控制理論的網(wǎng)絡(luò)擁塞控制中的若干算法研究[D]. 楊歆豪.南京理工大學(xué) 2010

碩士論文
[1]一種改進(jìn)的Vegas擁塞控制算法及其在Linux網(wǎng)絡(luò)中的實(shí)現(xiàn)[D]. 張麗娟.吉林大學(xué) 2011
[2]通信網(wǎng)絡(luò)擁塞控制的PID算法及其參數(shù)整定研究[D]. 張志鵬.吉林大學(xué) 2009
[3]網(wǎng)絡(luò)擁塞控制中基于PID的AQM算法研究[D]. 李鳳華.吉林大學(xué) 2008
[4]模型預(yù)測(cè)控制主動(dòng)隊(duì)列管理研究[D]. 王萍.吉林大學(xué) 2008
[5]神經(jīng)網(wǎng)絡(luò)的FPGA實(shí)現(xiàn)及其在網(wǎng)絡(luò)擁塞控制中的應(yīng)用[D]. 孫莉萍.上海師范大學(xué) 2008
[6]基于FPGA的網(wǎng)絡(luò)路由器報(bào)文交換算法及實(shí)現(xiàn)[D]. 周善榮.西北工業(yè)大學(xué) 2007



本文編號(hào)：3525032