近幾年來(lái),數(shù)字集成電路發(fā)展迅速,集成電路芯片的研發(fā)成為國(guó)家發(fā)展的重大戰(zhàn)略方向。在芯片研制過(guò)程中,設(shè)計(jì)驗(yàn)證非常重要。驗(yàn)證既可以保證設(shè)計(jì)的正確性,又能提高設(shè)計(jì)的生產(chǎn)率,為縮短芯片研制周期提供保障。雖然國(guó)外生產(chǎn)的10M/100M以太網(wǎng)PHY芯片已大量應(yīng)用,但是在涉及我國(guó)安全領(lǐng)域的以太網(wǎng)產(chǎn)品中,需要采用自主研發(fā)的國(guó)產(chǎn)化以太網(wǎng)套片,其中10M/100M以太網(wǎng)PHY芯片必須自主設(shè)計(jì),因此對(duì)該芯片的全面高效率的設(shè)計(jì)驗(yàn)證是一項(xiàng)非常重要又富于挑戰(zhàn)的工作。本文的設(shè)計(jì)目標(biāo)是對(duì)10M/100M以太網(wǎng)PHY邏輯電路進(jìn)行功能驗(yàn)證,需要建立10M/100M以太網(wǎng)PHY邏輯電路驗(yàn)證平臺(tái),達(dá)到更高的驗(yàn)證效率和更好的可重用性。當(dāng)前數(shù)字電路設(shè)計(jì)驗(yàn)證大多采用軟硬件協(xié)同驗(yàn)證,測(cè)試激勵(lì)一般是定向測(cè)試,難以達(dá)到本文的設(shè)計(jì)目標(biāo)。因此,本文基于UVM驗(yàn)證方法,深入研究UVM驗(yàn)證平臺(tái)的各個(gè)組件,分析10M/100M以太網(wǎng)PHY邏輯電路功能,結(jié)合System Verilog驗(yàn)證語(yǔ)言的優(yōu)勢(shì),構(gòu)建了基于UVM的10M/100M以太網(wǎng)PHY驗(yàn)證平臺(tái)。針對(duì)10M/100M以太網(wǎng)PHY邏輯電路功能,制定詳細(xì)的驗(yàn)證策略,提出可行的驗(yàn)證實(shí)施方案。在基于... 

【文章來(lái)源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：77 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號(hào)對(duì)照表
縮略語(yǔ)對(duì)照表
第一章 緒論
    1.1 課題的研究背景
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
        1.2.1 UVM驗(yàn)證方法學(xué)現(xiàn)狀
        1.2.2 10M/100M以太網(wǎng)PHY現(xiàn)狀
    1.3 主要內(nèi)容與章節(jié)安排
第二章 System Verilog驗(yàn)證語(yǔ)言與UVM驗(yàn)證方法學(xué)
    2.1 System Verilog語(yǔ)言概述
        2.1.1 面向?qū)ο蟮尿?yàn)證語(yǔ)言
        2.1.2 基于斷言的驗(yàn)證
        2.1.3 基于隨機(jī)激勵(lì)的驗(yàn)證
    2.2 UVM驗(yàn)證方法學(xué)
        2.2.1 UVM的發(fā)展史
        2.2.2 UVM的驗(yàn)證平臺(tái)
        2.2.3 UVM的樹(shù)形結(jié)構(gòu)
        2.2.4 UVM的component和object
        2.2.5 UVM的phase機(jī)制
        2.2.6 UVM的config_db機(jī)制
        2.2.7 UVM的objection機(jī)制
        2.2.8 UVM的sequence機(jī)制
    2.3 本章小結(jié)
第三章 10M/100M以太網(wǎng)PHY簡(jiǎn)介與驗(yàn)證方案設(shè)計(jì)
    3.1 10M/100M以太網(wǎng)PHY系統(tǒng)框架
        3.1.1 OSI七層模型
        3.1.2 IEEE802.3協(xié)議簡(jiǎn)介
        3.1.3 10M/100M以太網(wǎng)PHY物理層簡(jiǎn)介
    3.2 10M以太網(wǎng)PHY模塊介紹
        3.2.1 PLS層
        3.2.2 MAU層
    3.3 100M以太網(wǎng)PHY模塊介紹
        3.3.1 PCS層
        3.3.2 PMA層
        3.3.3 PMD層
    3.4 10M/100M以太網(wǎng)PHY驗(yàn)證方案
        3.4.1 驗(yàn)證策略
        3.4.2 覆蓋率目標(biāo)分析
    3.5 本章小結(jié)
第四章 10M/100M以太網(wǎng)PHY的UVM驗(yàn)證平臺(tái)
    4.1 驗(yàn)證平臺(tái)的整體框架
    4.2 驗(yàn)證平臺(tái)各組件的實(shí)現(xiàn)
        4.2.1 接口interface
        4.2.2 序列激勵(lì)生成器sequence
        4.2.3 事物基類(lèi)transaction
        4.2.4 序列發(fā)生器sequencer
        4.2.5 驅(qū)動(dòng)器driver
        4.2.6 監(jiān)視器monitor
        4.2.7 代理器agent
        4.2.8 參考模型reference model
        4.2.9 計(jì)分板scoreboard
        4.2.10 覆蓋率coverage
        4.2.11 環(huán)境env
        4.2.12 頂層top
    4.3 驗(yàn)證平臺(tái)的工作流程
    4.4 本章小結(jié)
第五章 10M/100M以太網(wǎng)PHY的驗(yàn)證結(jié)果與分析
    5.1 10M/100M以太網(wǎng)PHY功能驗(yàn)證
        5.1.1 10M以太網(wǎng)PHY功能驗(yàn)證
        5.1.2 100M以太網(wǎng)PHY功能驗(yàn)證
    5.2 Makefile腳本
    5.3 覆蓋率報(bào)告與分析
    5.4 本章小結(jié)
第六章 總結(jié)與展望
    6.1 工作總結(jié)
    6.2 展望未來(lái)
參考文獻(xiàn)
致謝
作者簡(jiǎn)介


【參考文獻(xiàn)】：
期刊論文
[1]無(wú)線網(wǎng)絡(luò)終端的物理層安全技術(shù)研究[J]. 張騰月,文紅,詹明,李雨珊,陳宜.  網(wǎng)絡(luò)安全技術(shù)與應(yīng)用. 2018(03)
[2]計(jì)算機(jī)網(wǎng)絡(luò)及其體系結(jié)構(gòu)[J]. 李子梅.  信息記錄材料. 2018(05)
[3]高速以太網(wǎng)技術(shù)的發(fā)展現(xiàn)狀和趨勢(shì)[J]. 翟大海,羊舌榮元.  現(xiàn)代傳輸. 2018(01)
[4]基于FPGA的千兆以太網(wǎng)實(shí)現(xiàn)[J]. 李磊,劉宇,于帥.  電子設(shè)計(jì)工程. 2017(12)
[5]基于SystemVerilog-UVM的Mickey 2.0 RTL級(jí)驗(yàn)證[J]. 楊坤,徐金甫,李偉.  計(jì)算機(jī)工程與設(shè)計(jì). 2016(10)
[6]基于UVM的驗(yàn)證平臺(tái)設(shè)計(jì)研究[J]. 王國(guó)軍,景為平.  微電子學(xué)與計(jì)算機(jī). 2016(07)
[7]基于UVM實(shí)現(xiàn)高效可重用的SoC功能驗(yàn)證[J]. 潘應(yīng)進(jìn),龍懇.  電子世界. 2016(03)
[8]基于ARINC629的層次化驗(yàn)證平臺(tái)設(shè)計(jì)[J]. 王鵬,邵偉,姜承翔,田毅,薛茜男.  計(jì)算機(jī)測(cè)量與控制. 2014(06)
[9]多重覆蓋率導(dǎo)向結(jié)合斷言的FPGA驗(yàn)證方法研究及應(yīng)用[J]. 楊鵬飛,付修峰.  計(jì)算機(jī)與現(xiàn)代化. 2013(05)
[10]基于UVM實(shí)現(xiàn)時(shí)間同步電路的功能驗(yàn)證[J]. 王世中,田澤,吳曉成,張榮華,王治,王純委.  計(jì)算機(jī)技術(shù)與發(fā)展. 2013(07)

博士論文
[1]基于IP核的SOC設(shè)計(jì)關(guān)鍵技術(shù)研究[D]. 史江義.西安電子科技大學(xué) 2007

碩士論文
[1]代碼覆蓋率驅(qū)動(dòng)的測(cè)試用例管理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 褚悅.西安電子科技大學(xué) 2017
[2]基于UVM的GMAC高效驗(yàn)證平臺(tái)設(shè)計(jì)[D]. 潘玉茜.西安電子科技大學(xué) 2017
[3]基于UVM的SoC系統(tǒng)驗(yàn)證研究[D]. 陳靜.電子科技大學(xué) 2017
[4]基于UVM技術(shù)的I2S驗(yàn)證IP的研究[D]. 袁琳.合肥工業(yè)大學(xué) 2017
[5]基于system verilog的以太網(wǎng)MAC控制器的驗(yàn)證[D]. 石聿磊.西安理工大學(xué) 2016
[6]基于UVM的SPI接口IP核的驗(yàn)證平臺(tái)設(shè)計(jì)[D]. 吳星星.安徽大學(xué) 2016
[7]RapidIO高速接口物理編碼子層的設(shè)計(jì)與驗(yàn)證[D]. 舒志興.中國(guó)科學(xué)技術(shù)大學(xué) 2015
[8]10BASE-T/100BASE-TX以太網(wǎng)PHY芯片發(fā)送通路的設(shè)計(jì)與實(shí)現(xiàn)[D]. 楊妮.西安電子科技大學(xué) 2014



本文編號(hào)：3199826