Multi-FPGA上任務(wù)資源管理調(diào)度研究
發(fā)布時間:2021-05-22 04:48
現(xiàn)場可編程門陣列(Field-Programmable Gate Array,FPGA)具有功耗低、并行性高和計算速度快的特點,新一代FPGA還具有動態(tài)可重構(gòu)功能,進一步提升了器件靈活性和計算效率。FPGA代替?zhèn)鹘y(tǒng)高性能計算平臺中的X86或GPU處理單元,能夠有效解決計算平臺能耗高、計算效率低等問題,因此被各計算服務(wù)提供商廣泛應(yīng)用。與通用處理器和GPU相比,FPGA自身獨有的屬性特點,給系統(tǒng)的任務(wù)資源管理調(diào)度帶來了新的挑戰(zhàn)。一方面,多片F(xiàn)PGA通過高速片間互聯(lián)能夠組成更大規(guī)模、更強計算能力的運算單元,但對任務(wù)分割與重組提出更高要求;另一方面,傳統(tǒng)調(diào)度策略實現(xiàn)的是任務(wù)與FPGA內(nèi)部資源模塊間一對一的映射,資源利用率低。本文從任務(wù)調(diào)度和資源管理兩個方面研究任務(wù)資源管理調(diào)度算法。大任務(wù)由其內(nèi)部的若干子任務(wù)組成,子任務(wù)間的通信形成了子任務(wù)拓撲結(jié)構(gòu)。任務(wù)調(diào)度算法根據(jù)大任務(wù)的子任務(wù)拓撲生成FPGA的配置序列,資源管理算法根據(jù)配置序列為每個子任務(wù)分配FPGA片上資源。具體研究內(nèi)容如下:(1)為解決資源管理算法中資源浪費較多的問題,提出了基于動態(tài)任務(wù)組合的FPGA片上資源管理算法,實現(xiàn)了任務(wù)與FPGA...
【文章來源】:西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校
【文章頁數(shù)】:79 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
1.1 研究背景
1.2 國內(nèi)外研究現(xiàn)狀
1.2.1 FPGA資源管理算法發(fā)展歷程
1.2.2 任務(wù)調(diào)度問題研究現(xiàn)狀
1.3 研究內(nèi)容
1.4 組織和安排
第二章 FPGA底層技術(shù)對調(diào)度問題的影響
2.1 FPGA資源模型
2.1.1 FPGA內(nèi)部資源分析
2.1.2 FPGA工作原理
2.1.3 網(wǎng)表文件與配置文件
2.2 區(qū)域重構(gòu)技術(shù)
2.2.1 可重構(gòu)芯片的內(nèi)部結(jié)構(gòu)
2.2.2 動態(tài)可重構(gòu)原理
2.2.3 算法的應(yīng)用背景
2.2.4 優(yōu)勢與約束
2.3 AXI總線介紹
2.4 本章小結(jié)
第三章 基于任務(wù)組合的FPGA資源管理算法
3.1 任務(wù)組合算法
3.1.1 任務(wù)組合算法的主導(dǎo)思想
3.1.2 任務(wù)組合算法主要步驟
3.1.3 算法復(fù)雜度分析
3.2 基于任務(wù)組合算法改進四叉樹資源管理算法
3.2.1 改進思路
3.2.2 資源約束
3.2.3 向量保存資源申請過程
3.2.4 生成資源樹
3.3 基于任務(wù)組合算法改進集中總線資源管理算法
3.3.1 改進思路
3.3.2 生成組合任務(wù)
3.3.3 資源的申請與釋放
3.4 本章小結(jié)
第四章 FPGA任務(wù)調(diào)度算法
4.1 調(diào)度算法主導(dǎo)思想
4.2 任務(wù)模型
4.2.1 任務(wù)的資源模型
4.2.2 任務(wù)的時間模型
4.2.3 任務(wù)狀態(tài)轉(zhuǎn)化過程
4.2.4 任務(wù)通信開銷
4.3 子任務(wù)序列與配置序列
4.3.1 子任務(wù)拓撲排序
4.3.2 維護多個配置序列
4.4 優(yōu)化調(diào)度結(jié)果
4.4.1 基于關(guān)鍵路徑的初始解
4.4.2 評價調(diào)度結(jié)果
4.4.3 啟發(fā)式優(yōu)化
4.5 本章小結(jié)
第五章 實驗驗證
5.1 TGFF任務(wù)結(jié)構(gòu)模擬器
5.2 資源管理算法性能測試
5.3 任務(wù)調(diào)度算法性能測試
5.4 本章小結(jié)
第六章 總結(jié)與展望
6.1 本文工作總結(jié)
6.2 未來工作展望
參考文獻
致謝
作者簡介
本文編號:3201012
【文章來源】:西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校
【文章頁數(shù)】:79 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
1.1 研究背景
1.2 國內(nèi)外研究現(xiàn)狀
1.2.1 FPGA資源管理算法發(fā)展歷程
1.2.2 任務(wù)調(diào)度問題研究現(xiàn)狀
1.3 研究內(nèi)容
1.4 組織和安排
第二章 FPGA底層技術(shù)對調(diào)度問題的影響
2.1 FPGA資源模型
2.1.1 FPGA內(nèi)部資源分析
2.1.2 FPGA工作原理
2.1.3 網(wǎng)表文件與配置文件
2.2 區(qū)域重構(gòu)技術(shù)
2.2.1 可重構(gòu)芯片的內(nèi)部結(jié)構(gòu)
2.2.2 動態(tài)可重構(gòu)原理
2.2.3 算法的應(yīng)用背景
2.2.4 優(yōu)勢與約束
2.3 AXI總線介紹
2.4 本章小結(jié)
第三章 基于任務(wù)組合的FPGA資源管理算法
3.1 任務(wù)組合算法
3.1.1 任務(wù)組合算法的主導(dǎo)思想
3.1.2 任務(wù)組合算法主要步驟
3.1.3 算法復(fù)雜度分析
3.2 基于任務(wù)組合算法改進四叉樹資源管理算法
3.2.1 改進思路
3.2.2 資源約束
3.2.3 向量保存資源申請過程
3.2.4 生成資源樹
3.3 基于任務(wù)組合算法改進集中總線資源管理算法
3.3.1 改進思路
3.3.2 生成組合任務(wù)
3.3.3 資源的申請與釋放
3.4 本章小結(jié)
第四章 FPGA任務(wù)調(diào)度算法
4.1 調(diào)度算法主導(dǎo)思想
4.2 任務(wù)模型
4.2.1 任務(wù)的資源模型
4.2.2 任務(wù)的時間模型
4.2.3 任務(wù)狀態(tài)轉(zhuǎn)化過程
4.2.4 任務(wù)通信開銷
4.3 子任務(wù)序列與配置序列
4.3.1 子任務(wù)拓撲排序
4.3.2 維護多個配置序列
4.4 優(yōu)化調(diào)度結(jié)果
4.4.1 基于關(guān)鍵路徑的初始解
4.4.2 評價調(diào)度結(jié)果
4.4.3 啟發(fā)式優(yōu)化
4.5 本章小結(jié)
第五章 實驗驗證
5.1 TGFF任務(wù)結(jié)構(gòu)模擬器
5.2 資源管理算法性能測試
5.3 任務(wù)調(diào)度算法性能測試
5.4 本章小結(jié)
第六章 總結(jié)與展望
6.1 本文工作總結(jié)
6.2 未來工作展望
參考文獻
致謝
作者簡介
本文編號:3201012
本文鏈接:http://sikaile.net/guanlilunwen/glzh/3201012.html